Что такое SRAM-память: от кэша процессора до ИИ-ускорителей

SRAM-память находится буквально в нескольких шагах от вычислительных блоков процессора. На ней строят значительную часть кэшей L1, L2 и L3, локальные буферы GPU и быстрые области памяти в специализированных ускорителях. Причина проста: SRAM даёт очень низкую задержку доступа и не требует постоянной регенерации содержимого, как DRAM.

За скорость приходится платить площадью кристалла. Одна ячейка SRAM обычно сложнее и крупнее DRAM-ячейки. Размещать десятки гигабайт SRAM рядом с обычным CPU экономически и технологически непрактично: потребовались бы огромная площадь и стоимость кремния. Отсюда и появляется иерархия памяти: маленькие быстрые уровни находятся ближе к вычислениям, а большие и более медленные — дальше.

Ниже разберём, что такое SRAM, почему её используют в кэше процессора, чем SRAM и DRAM отличаются на уровне ячейки и почему развитие ИИ-ускорителей снова сделало локальную память одной из главных тем в проектировании чипов.

Что такое SRAM и как устроена её ячейка памяти

SRAM расшифровывается как Static Random-Access Memory, то есть статическая память с произвольным доступом. «Статическая» здесь не означает энергонезависимую. После отключения питания данные исчезают. Разница с DRAM в другом: пока питание подаётся, SRAM-память удерживает состояние без периодического цикла обновления.

В типичном исполнении бит хранится не зарядом отдельного конденсатора, а состоянием небольшой транзисторной схемы. Такая организация обеспечивает быстрые чтение и запись, но занимает больше площади на кристалле.

6-транзисторная (6T) ячейка: бистабильная защёлка на двух инверторах

Классическая 6-транзисторная ячейка состоит из двух перекрёстно соединённых CMOS-инверторов и двух транзисторов доступа. Инверторы образуют бистабильную защёлку, которая может устойчиво находиться в одном из двух состояний и хранить один бит.

Доступ к ячейке организован через словную линию word line и две битовые линии bit line. Когда word line активируется, транзисторы доступа соединяют внутренние узлы ячейки с битовыми линиями. После активации word line периферийная логика SRAM-массива считывает состояние через bit line или записывает новое значение.

При чтении разница потенциалов на паре bit line невелика, поэтому массив SRAM использует сенсорный усилитель. Он быстро определяет, какая линия изменилась сильнее, и превращает небольшую разницу напряжений в устойчивый логический ноль или единицу.

У 6T есть три ключевых плюса:

• Не нужен цикл регенерации содержимого;
• Чтение и запись происходят с небольшой задержкой;
• Ячейку можно интегрировать непосредственно в логический кристалл по CMOS-технологии.

Главный минус — площадь. Шесть транзисторов на бит плюс периферийная логика делают SRAM намного менее плотной, чем DRAM.

Варианты ячеек: 4T, 8T, 10T и их компромиссы

Число транзисторов не обозначает поколение памяти. 4T, 8T и 10T — разные схемы, оптимизированные под конкретные ограничения.

8T-ячейка, например, может получить отдельный путь чтения. Он меньше возмущает состояние хранимого бита и повышает устойчивость при снижении напряжения. 10T-схемы используют дополнительные транзисторы для повышения стабильности, помехоустойчивости или работы в специальных режимах. Цена — увеличение площади и усложнение массива.

4T-варианты стремятся уменьшить число элементов, но требуют других компромиссов по удержанию состояния, утечкам и надёжности. Поэтому массовый кэш CPU не переходит автоматически с 6T на ячейку с меньшим числом транзисторов. В реальном проекте важны не только площадь, но и минимальное рабочее напряжение, скорость, технологический разброс и выход годных кристаллов.

SRAM vs DRAM: принципиальные отличия технологий

SRAM и DRAM решают одну задачу — временно хранят данные, пока система работает. Но делают это по-разному. Статическая память выигрывает в задержке, динамическая память — в плотности и стоимости одного бита.

Почему SRAM быстрее: без конденсаторов и циклов регенерации

SRAM не требует периодической регенерации заряда и позволяет читать состояние ячейки без характерного для DRAM цикла восстановления. Контроллер обращается к транзисторной защёлке напрямую, поэтому такая память подходит для кэшей и локальных буферов, к которым вычислительные блоки обращаются постоянно.

Но «без refresh» не означает «без энергопотребления». Пока питание включено, транзисторы имеют токи утечки. На больших массивах SRAM энергопотребление в режиме ожидания становится заметной частью бюджета чипа, особенно при низких техпроцессах и большом объёме кэша.

Почему DRAM плотнее и дешевле: 1T1C-ячейка

Типичная DRAM-ячейка использует один транзистор и один конденсатор, поэтому обозначается как 1T1C. Такая ячейка памяти существенно компактнее 6T SRAM. На той же площади можно разместить больше битов, а стоимость мегабайта получается ниже.

Недостаток — заряд конденсатора постепенно утекает. Контроллеру приходится регулярно читать и восстанавливать состояние строк памяти. Кроме того, доступ к DRAM проходит через более сложную внешнюю подсистему памяти. Поэтому оперативная память даёт большой объём, но не может заменить быстрый кэш рядом с ядрами CPU.

Сравнительная таблица: устройство, плотность и применение

Именно поэтому вопрос SRAM vs DRAM не сводится к выбору «быстрой» или «медленной» памяти. Если заменить DRAM на SRAM в обычном ПК, объём памяти резко подорожает и потребует огромной площади кремния. Если убрать SRAM из процессора, ядра начнут слишком часто ждать данные из внешней памяти.

Роль SRAM в кэше процессора L1/L2/L3

Современное ядро выполняет инструкции намного быстрее, чем DRAM успевает обслуживать каждый отдельный запрос. Кэш процессора закрывает этот разрыв. Часто используемые инструкции и данные копируются в небольшие SRAM-массивы рядом с ядрами, чтобы не обращаться к оперативной памяти при каждом чтении.

Подробно влияние числа ядер и объёма кэша на реальные программы и игры разобрано в материале «Изучаем влияние количества ядер и кэш-памяти процессора на быстродействие в играх».

Иерархия памяти CPU: от регистров до оперативной памяти

В упрощённом виде иерархия памяти CPU выглядит так:

1. Регистры ядра.
2. Кэш L1.
3. Кэш L2.
4. Кэш L3.
5. DRAM.
6. Накопитель.

Чем ближе уровень к вычислительным блокам, тем обычно меньше его объём и ниже задержка доступа. Регистры — самый маленький и быстрый уровень памяти, расположенный непосредственно внутри ядра. L1 тоже очень мал, зато доступен ядру почти сразу. L2 больше. L3 может занимать десятки мегабайт и обслуживать несколько ядер или целый вычислительный чиплет.

В GPU иерархия устроена иначе: она включает регистровые файлы, разделяемую память, L1, общий L2 и внешнюю видеопамять. В зависимости от класса и архитектуры ускорителя внешнюю память строят на GDDR или HBM.

Как размер и скорость кэша влияют на производительность (IPC)

Если нужные данные найдены в кэше, происходит cache hit. Если их нет, возникает cache miss, и запрос отправляется на следующий уровень иерархии памяти. Чем дальше приходится идти за данными, тем дольше вычислительный блок ждёт ответ.

Больший кэш может повысить долю попаданий и сократить обращения к DRAM. Но прирост не универсален. Программа с маленьким рабочим набором уже помещается в кэш, а последовательная задача может эффективно использовать предвыборку. В другом приложении большой набор случайно адресуемых данных даст заметно больше промахов.

Хороший пример — процессоры AMD с 3D V-Cache. У Ryzen 7 9800X3D общий L3 составляет 96 МБ. Дополнительный объём помогает в играх и задачах, чувствительных к задержкам памяти, но не превращает любую программу в одинаково быструю. Кэш полезен только тогда, когда данные действительно удаётся удержать ближе к ядрам.

Большой кэш особенно хорошо проявляет себя в задачах, чувствительных к задержкам памяти. Поэтому процессоры с 3D V-Cache часто выбирают для производительных игровых систем, где важны высокий FPS и стабильное время кадра.

Скопировано

Промокод на 5000 ₽ — для вашего ПК

MINUS5

Скопировать

Введите код в корзине – скидка применится к любой сборке DigitalRazor

[ Компьютеры с Ryzen X3D ]

Средние показатели FPS в играх

Full HD 234

2K 175

4K 112

PROGAMING X1

R7 7800X3D · RTX 5070 12ГБ · 32ГБ DDR5 · 1 ТБ

266 500 ₽

19 988 ₽ / мес Примерный ежемесячный платёж. Итоговая сумма рассчитывается индивидуально.

Подробнее

Средние показатели FPS в играх

Full HD 234

2K 175

4K 112

PROGAMING X1

R7 7800X3D · RTX 5070 12ГБ · 32ГБ DDR5 · 1 ТБ

266 500 ₽

19 988 ₽ / мес Примерный ежемесячный платёж. Итоговая сумма рассчитывается индивидуально.

Подробнее

Средние показатели FPS в играх

Full HD 234

2K 175

4K 112

PROGAMING

R7 7800X3D · RTX 5070 12ГБ · 32ГБ DDR5 RGB · 1 ТБ

270 000 ₽

20 250 ₽ / мес Примерный ежемесячный платёж. Итоговая сумма рассчитывается индивидуально.

Подробнее

SRAM в GPU и ИИ-ускорителях

SRAM используют для кэшей, shared memory, scratchpad и различных локальных буферов. Рядом находятся регистровые файлы — ещё один быстрый уровень on-chip памяти, архитектура которого зависит от конкретного ускорителя. Общая цель одна — не гонять одни и те же данные через внешнюю VRAM без необходимости.

Видеокартам всё равно нужна большая внешняя память. Подробнее о роли её объёма и о том, когда VRAM становится ограничением, рассказано в материале «Видеопамять. Когда и сколько нужно?».

On-chip SRAM в NPU/TPU и специализированных AI-чипах (Groq, Cerebras)

ИИ-нагрузки постоянно перемещают веса, активации и промежуточные результаты. Если каждый шаг требует обращения к HBM, часть энергии и времени уходит не на вычисления, а на транспортировку данных. Поэтому ИИ-ускорители стараются держать наиболее востребованные блоки рядом с матричными вычислительными узлами.

В TPU7x (Ironwood) Google описывает VMEM как встроенную SRAM, которая служит быстрой программно управляемой памятью для пользовательских вычислительных ядер. Большие массивы данных хранятся в HBM.

Первый GroqChip содержит 220 MiB встроенной SRAM — около 231 МБ в десятичной записи. Для этой архитектуры Groq заявляет пропускную способность встроенной памяти до 80 ТБ/с.

У Cerebras масштаб другой. WSE-3 объединяет 44 ГБ встроенной SRAM. В анонсированном WSE-3T объём остался прежним, а заявленная пропускная способность локальной памяти выросла до 43,2 ПБ/с.

Таблица показывает масштаб, но не рейтинг производительности. 44 ГБ SRAM у Cerebras нельзя напрямую сравнивать с L3 процессора. Назначение, топология доступа и площадь чипов разные.

Баланс SRAM-кэша и VRAM: почему это критично для инференса и обучения нейросетей

В реальном GPU-сервере веса большой модели обычно находятся во внешней памяти HBM или GDDR. Локальная SRAM хранит только те блоки, которые нужны вычислительным узлам прямо сейчас. Чем лучше компилятор и архитектура переиспользуют данные, тем реже приходится обращаться к внешней памяти.

Для инференса особенно важны три параметра:

1. Объём VRAM, чтобы модель и рабочие буферы помещались без постоянной выгрузки.
2. При авторегрессионной генерации, особенно с небольшим batch, скорость часто ограничивает пропускная способность памяти: веса приходится постоянно подавать вычислительным блокам.
3. Объём и организация on-chip SRAM, которые определяют, сколько данных можно удерживать рядом с вычислениями.

Для обучения добавляются градиенты, состояния оптимизатора, активации и обмен между несколькими ускорителями. Поэтому один показатель объёма SRAM ничего не говорит о производительности системы в целом.

В материале «Для чего нужен GPU-сервер» разобраны типичные сценарии таких систем. Если сервер выбирается под конкретную модель, полезно также свериться с руководством «Как выбрать сервер для ИИ в 2026 году: GPU, память, конфигурации».

В реальной ИИ-системе характеристики памяти нужно рассматривать вместе. Для большой модели важны объём VRAM, пропускная способность, число ускорителей и характер нагрузки. Поэтому конфигурацию GPU-сервера лучше подбирать под конкретный сценарий инференса или обучения.

Rackstation AI

Для каких задач Компактный GPU-сервер до 2 видеокарт для начальных задач в AI и графике. Оптимален для инференса, визуализации, VFX и рендеринга в студиях и лабораториях, где важна гибкость.

Подробнее

Видеокарты

RTX / RTX PRO / H200 NVL

Объем видеопамяти до 282 ГБ

Процессоры

Threadripper PRO

Количество ядер до 96

RAM до 1024 ГБ DDR5

Форм-фактор 4.5U

Devbox AI

Для каких задач Универсальная платформа на 4–6 GPU для локального обучения моделей и генеративных задач. Подходит для команд, которым важна надёжность сервера и свобода выбора графики — от RTX 5090 до PRO RTX 6000.

Подробнее

Видеокарты

RTX / RTX PRO / H200 NVL

Объем видеопамяти до 576 ГБ

Процессоры

Threadripper PRO

Количество ядер до 96

RAM до 1024 ГБ DDR5

Форм-фактор 6.5U

Scale

Для каких задач Сервер промышленного уровня на 8 GPU с кластерной архитектурой. Предназначен для дата-центров и AI-ферм, где требуется масштабируемость и полная загрузка ресурсов под обучение LLM и R&D.

Подробнее

Видеокарты

RTX PRO 6000 / RTX 5090

Объем видеопамяти до 768 ГБ

Процессоры

AMD Epyc, Intel Xeon

Количество ядер до 320

RAM до 3072 ГБ DDR5

Форм-фактор 6U

HPC 4000

Для каких задач Серия серверов для кластеризации на 4 GPU. Предназначены для дата-центров и AI-ферм, где требуется повышенная плотность для обучение LLM и R&D.

Подробнее

Видеокарты

L40s / RTX PRO / H200 NVL

Объем видеопамяти до 564 ГБ

Процессоры

AMD EPYC, Intel Xeon

Количество ядер до 128

RAM до 1536 ГБ DDR5

Форм-фактор 2U

HPC 8000

Для каких задач Серия серверов для кластеризации на 8 GPU. Предназначены для дата-центров и AI-ферм, где требуется повышенная плотность для обучение LLM и R&D.

Подробнее

Видеокарты

L40s / RTX PRO / H200 NVL

Объем видеопамяти до 1128 ГБ

Процессоры

AMD EPYC, Intel Xeon

Количество ядер до 256

RAM до 2048 ГБ DDR5

Форм-фактор 4U

HGX H200

Для каких задач HGX объединяет 8 видеокарт NVIDIA H200, достигая экстремальной плотности производительности. Благодаря внутренней связности NVSwitch мгновенно интегрируется в масштабные вычислительные кластеры.

Подробнее

Видеокарты

NVIDIA H200 SXM

Объем видеопамяти до 1128 ГБ

Процессоры

AMD EPYC, Intel Xeon

Количество ядер до 256

RAM до 2048 ГБ DDR5

Форм-фактор 5U

Проблема масштабирования SRAM на новых техпроцессах

Новое поколение техпроцесса обычно повышает плотность логики, но SRAM масштабируется заметно хуже. Для SRAM приходится одновременно сохранять плотность, скорость, стабильность чтения и записи и работу при низком напряжении.

Почему SRAM не масштабируется так же хорошо, как логика (SRAM scaling wall)

Уменьшение SRAM-ячейки ограничено электрической устойчивостью. Транзисторы внутри защёлки должны сохранять состояние во время чтения, но при записи — достаточно легко переключаться. На новых узлах растёт влияние технологического разброса, паразитных сопротивлений и утечек. Снижение напряжения питания ещё сильнее сужает запас стабильности.

Из-за этого SRAM scaling требует не только уменьшить геометрию транзисторов. Производителям приходится менять разводку, использовать схемы assist, разделять питание массива и периферии и оптимизировать ячейку вместе с технологическим процессом.

TSMC показывает, что масштабирование не остановилось. В исследовательской SRAM на 2-нм nanosheet-техпроцессе компания продемонстрировала ячейку площадью 0,021 мкм² и плотность 38,1 Мбит/мм². При этом общий выигрыш по плотности SRAM составил около 1,1 раза относительно предыдущего узла. Это хорошо иллюстрирует проблему: прогресс есть, но он уже не выглядит как простое двукратное уменьшение площади при каждом новом поколении.

Последствия для дизайна чипов на 3-нм и более тонких нормах

Когда SRAM занимает заметную долю кристалла, слабое масштабирование кэша начинает влиять на всю архитектуру. Добавить ещё десятки мегабайт можно, но это увеличивает площадь, стоимость и токи утечки. Увеличить частоту тоже не всегда выгодно, потому что длинные bit line и word line добавляют задержку.

Поэтому проектировщики комбинируют несколько приёмов:

• Делят большие массивы на банки и локальные сегменты;
• Используют разные варианты SRAM для плотности и скорости;
• Выносят часть кэша или памяти в отдельные кристаллы;
• Применяют 2.5D- и 3D-интеграцию;
• Активнее управляют питанием неиспользуемых областей.

AMD 3D V-Cache показывает, как дополнительный SRAM-кристалл можно вертикально интегрировать с вычислительным CCD. В Ryzen 7 9800X3D с 3D V-Cache второго поколения дополнительный кристалл кэша расположен под CCD.

Будущее SRAM в эпоху ИИ-чипов

Потребность в быстрой локальной памяти растёт быстрее, чем возможность просто увеличивать площадь монолитного чипа. Поэтому будущее SRAM связано не с одной «новой ячейкой», а с упаковкой, архитектурой и переносом вычислений ближе к данным.

3D-интеграция, compute-in-memory и альтернативы SRAM

3D-интеграция позволяет размещать память над логикой или связывать отдельные кристаллы короткими вертикальными соединениями. Такой подход может увеличить объём локальной памяти без пропорционального роста площади основного вычислительного кристалла. Цена — сложность упаковки, теплоотвод и стоимость производства.

Compute-in-memory идёт дальше и переносит часть операций непосредственно в массив памяти или его периферию. SRAM-based compute-in-memory исследуют для матричных операций и обработки нейросетей, потому что данные можно использовать там, где они уже хранятся. Но это не означает, что обычный SRAM-кэш завтра превратится в универсальный процессор. У аналоговых compute-in-memory схем остаются проблемы с погрешностями и точностью, а у цифровых — с площадью, энергопотреблением и сложностью периферийной логики.

Параллельно развиваются MRAM, RRAM и другие типы памяти. Они могут выигрывать в энергонезависимости или плотности, но пока не дают универсальной замены SRAM по сочетанию задержки, ресурса записи, технологической зрелости и интеграции с логикой.

Почему SRAM останется важной

Любому быстрому вычислительному блоку нужны данные рядом. Можно увеличить пропускную способность HBM, добавить больше каналов памяти или ускорить межсоединения, но обращение за пределы логического кристалла всё равно дороже и медленнее локального доступа.

Поэтому SRAM останется фундаментальной частью CPU, GPU, NPU и специализированных ускорителей. Меняться будут форма и место её использования: больше 3D-кэшей, программно управляемых scratchpad, специализированных банков и тесной интеграции памяти с вычислительными блоками.

Часто задаваемые вопросы (FAQ)

Заключение

SRAM-память ценят не за большой объём, а за близость к вычислениям и низкую задержку. 6-транзисторная ячейка хранит бит в состоянии транзисторной защёлки и не требует постоянного refresh, поэтому SRAM подходит для L1, L2, L3, локальных буферов и другой on-chip памяти. DRAM устроена плотнее и дешевле на бит, поэтому используется там, где важнее ёмкость.

Иерархия памяти работает именно за счёт этого разделения ролей. CPU держит горячие данные в кэше, GPU сочетает shared memory и L2 с внешней VRAM, а ИИ-ускорители всё активнее используют крупные локальные SRAM-массивы и scratchpad. Groq и Cerebras показывают, насколько далеко можно зайти, если архитектура строится вокруг движения данных.

На новых техпроцессах увеличивать SRAM всё сложнее. Плотность продолжает расти, но медленнее логики, а требования к стабильности и энергопотреблению становятся жёстче. Поэтому развитие идёт сразу в нескольких направлениях: 3D-интеграция, новые SRAM-ячейки, compute-in-memory и альтернативные типы памяти.

Для реальных ИИ-задач одного быстрого ускорителя недостаточно. Нужно сбалансировать объём VRAM, пропускную способность памяти, число GPU и характер нагрузки. Подобрать конфигурацию под инференс или обучение можно в каталоге GPU-серверов DigitalRazor.

HPC 4000

Для каких задач Серия серверов для кластеризации на 4 GPU. Предназначены для дата-центров и AI-ферм, где требуется повышенная плотность для обучение LLM и R&D.

Подробнее

Видеокарты

L40s / RTX PRO / H200 NVL

Объем видеопамяти до 564 ГБ

Процессоры

AMD EPYC, Intel Xeon

Количество ядер до 128

RAM до 1536 ГБ DDR5

Форм-фактор 2U

HPC 8000

Для каких задач Серия серверов для кластеризации на 8 GPU. Предназначены для дата-центров и AI-ферм, где требуется повышенная плотность для обучение LLM и R&D.

Подробнее

Видеокарты

L40s / RTX PRO / H200 NVL

Объем видеопамяти до 1128 ГБ

Процессоры

AMD EPYC, Intel Xeon

Количество ядер до 256

RAM до 2048 ГБ DDR5

Форм-фактор 4U

HGX H200

Для каких задач HGX объединяет 8 видеокарт NVIDIA H200, достигая экстремальной плотности производительности. Благодаря внутренней связности NVSwitch мгновенно интегрируется в масштабные вычислительные кластеры.

Подробнее

Видеокарты

NVIDIA H200 SXM

Объем видеопамяти до 1128 ГБ

Процессоры

AMD EPYC, Intel Xeon

Количество ядер до 256

RAM до 2048 ГБ DDR5

Форм-фактор 5U