
Synopsys CXL 4.0: фундамент для памяти ИИ-стоек
Подберём сервер под задачи
Ответьте на несколько вопросов — подготовим предложение
Synopsys выпустила первое на рынке комплексное IP-решение для CXL 4.0 — набор блоков, из которых производители чипов будут собирать будущие контроллеры и коммутаторы памяти. Скорость — 128 гигатранзакций в секунду, задержка обращения к чужой памяти — ниже 200 наносекунд. Для бизнеса это не готовое железо, а фундамент под серверы и ИИ-стойки с общим пулом памяти на десятки и сотни терабайт.
Краткое содержание
- Synopsys представила полный стек IP для CXL 4.0: контроллер, модули шифрования, физический уровень (PHY) и верификацию;
- скорость интерфейса — 128 ГТ/с, совокупная пропускная способность порта — до 4 Тбайт/с;
- заявленная задержка доступа к удалённой памяти — ниже 200 наносекунд, пулы памяти — свыше 100 ТБ на стойку;
- это IP-блоки для разработчиков чипов, а не готовые серверные продукты — у Synopsys уже 170+ отгруженных контроллеров и PHY для CXL.
Что за решение и что в него входит
В комплект входят четыре блока. Контроллер CXL 4.0 обратно совместим с версией 1.x и поддерживает Bundled Ports и маршрутизацию по портам. Модули IDE шифруют трафик по AES-GCM без потери в задержке и нацелены на сертификацию FIPS 140-3. Физический уровень — тот же SerDes на 128 ГТ/с, что используется в PCIe 7.0, для техпроцессов от 5 до 2 нанометров. А верификационный пакет, по словам компании, — первый коммерческий VIP для проверки соответствия спецификации CXL 4.0.
- 128 ГТ/с на линию — вдвое больше, чем у CXL 3.1;
- до 2 Тбайт/с на порт из четырёх линий x16, до 4 Тбайт/с — из восьми;
- поддержка до 4 ретаймеров и укороченных линий x2 для растянутых стоечных трасс.
Зачем ИИ-инфраструктуре память по CXL 4.0
Главная боль ИИ-инференса — нехватка памяти на ускорителе при работе с длинным контекстом: KV-кеш растёт быстрее, чем успевает поместиться в HBM. Synopsys приводит цифры в 3–6 раз быстрее выгрузки кеша по сравнению с SSD и снижение стоимости инференса на 50–100% за счёт того, что память можно набирать из общего пула, а не покупать с запасом под пиковую нагрузку в каждый отдельный сервер. Тот же принцип уже продаёт под своим брендом Marvell с коммутатором Structera S — CXL 4.0 просто поднимает планку пропускной способности и задержки для следующего поколения таких устройств.
Когда ждать готовое железо
Synopsys не называет ни одного клиента, который уже проектирует чип на этой IP, только собственную статистику: более 25 лет в PCIe и 3800+ внедрений этой IP суммарно. Путь от лицензии до серийного контроллера в проде обычно занимает год-полтора: сначала тейпаут кристалла, потом сертификация, потом появление в продуктах интеграторов. Закупщику это решение сегодня не купить — оно ляжет в основу будущих коммутаторов и модулей памяти для ИИ-стоек, но не раньше 2027 года.
Мнение DigitalRazor
Прямого продукта для закупки здесь нет — есть сигнал, куда движется рынок памяти для ИИ-инференса. Тем, кто планирует парк на 2027–2028 годы, стоит уже сейчас закладывать в архитектуру поддержку CXL и не привязываться намертво к схемам с памятью только внутри сервера: пул на сотню терабайт на стойку способен ощутимо снизить затраты на HBM в будущих закупках.













